INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

FIFO Fehler beim auslesen



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

15.01.2015, 14:48
Beitrag #2

BNT Offline
LVF-Freak
****


Beiträge: 744
Registriert seit: Aug 2008

5.0 - 22Q3
1999
EN

64291
Deutschland
RE: FIFO Fehler beim auslesen
Es steht doch in der Fehlermeldung, was Du tun musst, um das Problem zu lösen.
Schließe die andere Session und probiere es noch einmal. Dann wird's vermutlich gehen.

Grundsätzlich gilt, dass man alle Resourcen, die man öffnet, am Ende des Programms auch wieder freigibt.
Wenn man gemeinsame Resourcen, die nur exklusiv benutzt werden können, in zwei verschiedenen Programmteilen (subVIs) benutzen muss oder will, kann und sollte man den Zugriff mit Hilfe von Semaphoren schützen, um unnötige Fehler zu vermeiden.

Gruß Holger

NI Alliance Partner & LabVIEW Champion
GnuPG Key: 6C077E71, refer to http://www.gnupg.org for details.
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
FIFO Fehler beim auslesen - logan - 15.01.2015, 11:21
RE: FIFO Fehler beim auslesen - BNT - 15.01.2015 14:48
RE: FIFO Fehler beim auslesen - logan - 15.01.2015, 16:33

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 4.627 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 12.885 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 8.056 28.05.2018 20:16
Letzter Beitrag: jg
  Fehler beim kompilieren (Too many sets of DMA control lines have been requested...') Franz94 3 7.678 16.06.2016 22:16
Letzter Beitrag: jg
  Fehler beim Öffnen eines Projekts von FPGA Modulen Annemike 2 6.904 29.04.2016 14:15
Letzter Beitrag: Annemike
  unplausible Werte aus FIFO kwakz 2 7.587 28.09.2015 06:05
Letzter Beitrag: kwakz

Gehe zu: