Transientenrecorder unter cRio

Hallo GerdW,
da hast Du sicherlich recht. Der Speicherbedarf ist schon gross, zumal ich die Hoffnung hatte 4 Kanäle und noch anderen Code auf dem FPGA zu implementieren.
Allerdings hat man ja sonst auch den Datenstrom zwischen dem Realtimesystem und dem FPGA. Wäre das denn kein Problem?
Und wenn ich das dann recht gelesen habe, dann muss ich das Fifo als "Target to Host" konfigurieren?
Tschuldigung für die "naiven" Fragen, aber ich mache mich mit diesem Thema erst vertraut.