Darstellungstyp inkompatibel

Hallo zusammen,

Ich habe ein kleines Problem und zwar arbeite ich an einer FPGA Programmierung, welche den Darstellungstyp DBL überhaupt nicht leiden kann. Jedoch macht meine Rückkopplung egal wie ich es anstelle aus meinem FXP ein DBL. Ich habe versucht das zurück zu transformieren, jedoch reicht das kleine Stück an DBL Signal aus um mein Programm unbrauchbar zu machen. Kann man es irgendwie einstellen, dass Eingang = Ausgang ist o.Ä.?

Ich habe das Programmstück angehängt (da funtioniert es einwandfrei weil es nicht in der FPGA Umgebung agiert.) Und einen Screeny mit einem roten Kasten gibt es auch noch oben drauf.

   

Gruß Tim

Anzeige