INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Takt generieren



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

25.07.2016, 15:20
Beitrag #3

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: Takt generieren
Offtopic2
Deine Gesamttaktlänge stimmt nicht ganz, da du 2x mit Wait arbeitest. Die While-Loop und das Setzen der DOs kosten aber auch ein paar Ticks (While Loop: 2 Ticks, DOs: Hängt von der Karte ab). Wenn du da auf Nummer sicher gehen willst, dann füge noch am Beginn einen Sequenzschritt hinzu, in dem du ein Loop-Timer-VI platzierst.

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
Takt generieren - PxCE_HB - 25.07.2016, 13:51
RE: Takt generieren - GerdW - 25.07.2016, 15:04
RE: Takt generieren - jg - 25.07.2016 15:20

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA Counter mit 40MHz Takt Stephan235 5 5.348 21.09.2020 14:41
Letzter Beitrag: jg
  Beliebiges Signal im FPGA.vi generieren Tina22 3 6.024 25.08.2011 07:52
Letzter Beitrag: Tina22

Gehe zu: