INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

RS485 Kommunikation auf FPGA Basis - cRio



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

01.12.2016, 12:41
Beitrag #5

Nullstrom Offline
LVF-Grünschnabel
*


Beiträge: 48
Registriert seit: Apr 2012

LV2014
2011
DE

78166
Deutschland
RE: RS485 Kommunikation auf FPGA Basis - cRio
Vielen herzlichen Dank für den Hinweis

Leider bin ich im Bereich der FPGA Programmierung noch nicht allzu fortgeschritten - somit ist es für mich nicht ganz so einfach, das komplette Beispielprogramm zu Überarbeiten. Muss mich mal umschauen, ob ich noch eine andere Möglichkeit der RS485 Kommunikation finde mit dieser "hohen" Baudrate.

Auch wenn ich das ganze am liebsten auf meinem cRio System läuffähig hätte, wage ich mich mal an unser PXI System ran. Dort ist eine NI PXI-8433/2 (RS485/RS422) Schnittstellenkarte verbaut, und diese kann frei wählbare baudrates verarbeiten. Vielleicht ist dort die implementierung etwas einfacher.

Ansonsten, wenn ihr noch eine Lösung hättet bzgl. RS485 / cRio / 2.5Mbaut - freue ich mich um jeden Hinweis.

Viele Grüße aus dem Schwarzwald
Flo
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
30
Antwort schreiben 


Nachrichten in diesem Thema
RE: RS485 Kommunikation auf FPGA Basis - cRio - Nullstrom - 01.12.2016 12:41

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 7.969 26.10.2015 20:41
Letzter Beitrag: Felix777
  Datenübergabe parallele Schleifen FPGA cRIO Brainbug 0 5.910 16.09.2015 09:49
Letzter Beitrag: Brainbug
  Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen Rostra 9 10.509 18.06.2015 06:17
Letzter Beitrag: Rostra
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 13.320 17.03.2015 16:58
Letzter Beitrag: LauraP.
  Kommunikation zwischen FPGA und Host skar 13 15.502 09.09.2014 14:08
Letzter Beitrag: skar
  Fehlersuche bei FPGA-Code mit cRIO Mietzekatze 8 8.865 10.09.2013 18:52
Letzter Beitrag: Mietzekatze

Gehe zu: