Hallo Heber,
was hast du dir denn bei dem gedacht, was du da verzapft hast? Hast du dir schon mal die Links in meiner Signatur durchgelesen? Insbesondere das THINK DATAFLOW?
Hast du wenigstens mal ansatzweise Debugging betrieben?
Nochmal:
Eine IO-Node zum Lesen der AI-Werte, damit einen neuen Wert berechen, den dann mit der zweiten IO-Node an den FPGA ausgeben…
Wozu wolltest du das FPGA-VI zweimal öffnen und schließen?
Wozu der ganze Quatsch mit zweiter While-Loop und Feedbacknode? (Komplett am DATAFLOW vorbei?
)
Warum hast du einen Stop-Button im FPGA-VI? Warum wird der nirgends sauber gesetzt? Warum nimmst du nicht einfach eine boolsche Konstante? Der FPGA soll üblicherweise ständig laufen - das ist pure Hardware!
Warum hast du keinerlei Timing im RT-VI?
