(08.05.2017 19:05 )GerdW schrieb: Hallo Heber,
was hast du dir denn bei dem gedacht, was du da verzapft hast? Hast du dir schon mal die Links in meiner Signatur durchgelesen? Insbesondere das THINK DATAFLOW?
Hast du wenigstens mal ansatzweise Debugging betrieben?
Nochmal:
Eine IO-Node zum Lesen der AI-Werte, damit einen neuen Wert berechen, den dann mit der zweiten IO-Node an den FPGA ausgeben…
Wozu wolltest du das FPGA-VI zweimal öffnen und schließen?
Wozu der ganze Quatsch mit zweiter While-Loop und Feedbacknode? (Komplett am DATAFLOW vorbei? 
)
Warum hast du einen Stop-Button im FPGA-VI? Warum wird der nirgends sauber gesetzt? Warum nimmst du nicht einfach eine boolsche Konstante? Der FPGA soll üblicherweise ständig laufen - das ist pure Hardware!
Warum hast du keinerlei Timing im RT-VI?
Guten Morgen Gerd,
Frage 1: Keine Ahnung ich weiß nicht, was ich mit der Hilfe anfangen soll. Das war meine Interpretation dieser! Vorher schriebst du zur Not eine zweite Lese/Schreibeeinheit einfügen...
Frage 2: Die zweite while Schleife dient lediglich als Beispiel, wie oben erwähnt. Eigentlich wird dies später mal eine Regel- und Simulationschleife sein...
Vllt nochmals die Anforderung. Beim SBRio habe ich nicht die Möglichkeit den Scan-Mode auszufählen (Wie zB bei einem CompactRio) und MUSS daher den FPGA programmieren. Ich möchte nur zwei Signale x1 und x2 (Analoge Spannungswerte) messen an den Klemmen des Boards. Diese Klemmen befinden sich auf einem Daughterboard. Die Analogen Inputs/Outpus werden nur vom Board durchgeschleift...
Nun soll eine Sollgröße y (Analoger Wert) ausgegeben werden. Wobei y allgemein irgendeine Funktion von x1 und x2 ist (In dem Besipiel vereinfachend y = x1+x2).
Dieser Wert soll dann am Analogausgang ausgegeben werden, sodass ich ihn dort auch messen kann!
Frage 3: Wird korrigiert. Absolut berechtigter Einwand.
Frage 4: Weil ich immer noch von Simulink verwöhnt bin vermutlich...
Kurz um. Mir würde es sehr helfen insbesondere zu deiner Frage 1 Hilfestellungen zu bekommen. Wie gesagt, die Anforderung kann ja eigentlich nicht so kompliziert sein
