Korrekter Aufbau der VI

(18.07.2017 15:22 )GerdW schrieb:  Hallo Heber,

das Problem sind die ganzen CoercionDots, sowohl im FPGA-VI als auch im RT-VI!

Grundlagen LabVIEW: man erzeugt passende Controls/Indicator durch Rechtsklich auf den jeweiligen Anschluss einer Funktion.
Du bist die Grundlagen-Tutorials schon mal durchgegangen?

Genauere Problemanalyse:
Im FPGA-VI liest du AI-Werte von der Hardware, die als FPX mit etlichen Bits für die Nachkommastelle ausgegeben werden. Dummerweise stellst du sie aber in FXP-Indicatoren dar, die nur ganze Zahlen darstellen können (Delta=1).
Im RT-VI liest du diese Ganzzahl-FXPs und stellst sie in FPX-Indicatoren dar, die übermäßig viele, aber dafür hier nutzlose Nachkommabits haben…
Und alles das wird durch CoercionDots markiert!

Hinweis:
Ich würde im FPGA-VI nicht alle IOs in einer einzigen IO-Node handhaben - und schon gar nicht so durcheinander mixen, wie du es tust!

Hallo Gerd,

ja die CoercionDots sind mir natürlich ein Dorn im Auge. Weiß nur nicht wie man diese berichtigen soll. Denn im FPGA VI kann ich nur FXP benutzen (anderes führte zur Fehlermeldung) und im RT VI muss ich anscheinend innerhalb der "Blöcke" des Control Design und Simulation Moduls (Gain Blöcke etc.) DBL benutzen. Daher ist für mich eine Korrektur nicht möglich. Oder wie siehst du das?