FPGA Instanz verschwindet

(18.12.2017 10:39 )GerdW schrieb:  Hallo Ressless,

Zitat:um das Missverständniss zu klären. Die Indizierung ist nur ein 1D-Array mit 2 Elementen aus Clustern. Es wird aber nur der Index 0 davon verwendet und beide sind 1D-Array mit der selben anzahl an Elemten.

Jetzt ist alles klar wie Kloßbrühe…

Du hast also ein Array mit genau 2 Elementen, von denen aber nur "der Index 0" verwendet wird???
Und du wunderst dich, warum deine Loop nur einmal vernünftig durchläuft?

Ok nochmal genauer: In dem Cluster sind die 4 Instanzen der FPGAs enthalten. Ich habe eigentlich 2x4 FPGAs aber, das lass ich mal hier warum das so ist, da ich derzeit nur 4 FPGAs verwende.
Und ich kann das VI nicht hochladen (Größe + Verschwiegenheitspflicht)


EDIT: Hier nochmal ein Bild wie ich es aktuell verwende. Entschuldigung nochmal für die Verwirrung.

Zitat:Ansonsten:
- Bilder kann man mit LabVIEW leider nicht debuggen. Von daher musst du entweder VIs oder deutlich mehr Informationen liefern!
- Zu deinem RT-Host-VI: Wozu eine While-Loop innerhalb einer TWL, die wiederum auf 1kHz Takt gesetzt ist?
- Sind deine VIs reentrant? (Sonst würde eine parallelisierte FOR-Loop wenig Sinn ergeben.)

1. Ich werde wenn Zeit ist das noch genauer schreiben.
2. Da bin ich mir nicht sicher ob dann noch meine einzelnen VIs parallel abgearbeitet werden (sofern ich das VI Parallel betreibe). Aber Gegenfrage: Könnte ich den inneren While-Loop weglassen und dafür den TWL nutzen?
3. Ja sind sie. bzw werde ich bei Zeiten machen um dies zu testen. Ich muss aber erstmal nur eine Instanz des VIs zum laufen bekommen mit den 4 FPGAs.

Grüße Ressless