Hallo Lucky.,
danke für das Anhängen des kompletten Projekts, das ermöglicht es uns, eure genaue cRIO-Konfiguration zu begutachten.
Es ist gut, dass ihr das 9375 als Modul2 im FPGA eingebunden habt.
Es ist gut, dass ihr die DO-Daten direkt auf die IONodes im FPGA ausgebt.
Es ist aber leider komplett falsch, einfach euer bisheriges RT-VI in den FPGA verschieben zu wollen: dieser unterstützt einen Großteil des programmierten Codes überhaupt nicht! (Arrays variabler Größe, die ganzen File-Funktionen, String-Operationen, digitale Waveforms, etc.)
Es ist auch falsch, dass ihr MOD1/AO0-7 für die Ausgabe programmiert, wenn ihr eigentlich Mod2 zu nutzen vorgebt…
Nochmal:
Geht bitte ALLE Einsteigerkurse zu den Themen RT und FPGA durch! Das ist wirklich wichtig, wenn ihr hier Fortschritte produzieren wollt!
Schaut euch die Beispielprojekte an, die mit LabVIEW+RT+FPGA bereitgestellt werden! Dort wird gezeigt, wie man zwischen PC & cRIO & FPGA kommuniziert!
Euer FPGA-VI sollte in etwa (!) so aussehen:
Alles andere wird im RT-VI vorbereitet!
(Im Snippet wird nur ein Sample pro Channel ausgegeben. Ihr solltet stattdessen einen FIFO implementieren, der eure Waveform aufnimmt und an den FPGA weiterleitet. Dazu dann noch ein Flag, mit dem die Ausgabe des FIFO-Inhalts im FPGA selbst getriggert wird. Nur so eine Idee, wie ich das evtl. umsetzen würde…)
Ich hatte ja schon einmal geschrieben, dass ihr eine steile Lernkurve zu nehmen habt!
P.S.: Leider kann ich eure Anfrage nach einem Zoom-Meeting momentan nicht erfüllen. Tagsüber muss ich arbeiten (Geld verdienen), abends habe ich Freizeit und nur wenig Lust auf weitere Videokonferenzen…