FPGA 3-Phasen Generator, Phasen-Offset

Hallo Hoop,

herzlich willkommen im Forum!

Zitat:Ich vermute, dass das Problem in der parallelen Erzeugung der 3 Signale liegt. Da ich relativ neu in der Programmierung auf dem FPGA bin, kenne ich mich hier leider nicht sehr gut mit Timing-Problemen aus.

Warum erzeugst du die Samples denn in 3 parallelen Schleifen und gibst sie in 3 IO-Nodes aus?

Du kannst doch den Sinus gleich dreimal generieren (und dabei den 120° Offset auch gleich auf dem FPGA addieren).
Und dann einfach alle 3 Werte mit einer IO-Node ausgeben.

Bei max. 100kHz Samplerate hast du doch min. 10µs Zeit pro Iteration, das sollte doch für die 3fache LUT-Abfrage ausreichen…

Zitat:Da ich relativ neu in der Programmierung auf dem FPGA bin

Beim FPGA gilt: das Timing wird schon beim Kompilieren festgelegt, du musst dich eher um den verfügbaren Platz (=Fabric) sorgen…

Edit: Crossposts immer selbst anzeigen!