FPGA Failsafe

Hallo,

dein Konzept hört sich ein wenig seltsam an. Wenn du schon cRIOs zur Hand hast, dann gehören darauf cRIOs RT-executables, die immer laufen, gerade da es sich um einen Prüfstand handelt. Dann kannst du da schon mal nicht versehentlich etwas schließen.

Jetzt zu deiner weiteren Frage: Das Zauberwort lautet "Watchdog". Wenn du das im FPGA einsetzen willst, dann setzt das natürlich voraus, dass du ein FPGA Programm compiliert hast und auch immer auf dem FPGAs der cRIOs laufen lässt. Über eine Watchdog-Variable (z.B. ein Integer, der hochzählt) kann das FPGA-Programm erkennen, ob die darüberliegende Ebene noch läuft oder nicht. Wenn nicht, weil sich der Zähler nicht ändert, muss der FPGA in den sicheren Zustand schalten.

Wenn du ganz auf Nummer sicher gehen willst, dann baust du in deinem Prüfstand noch ein Watchdog-Relais ein, welches z.B. die Spannungsversorgung kappt, außer es wird immer wieder angetriggert (z.B. von deinen cRIOs).