INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

FPGA-Projekt: Experimentsteuerung, Probleme mit der Zeitauflösung Einstellungen Thema abonnieren



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

23.02.2007, 08:31
Beitrag #2

Mr.T Offline
LVF-SeniorMod


Beiträge: 1.007
Registriert seit: Jun 2005

2009
2005
kA

88400
Deutschland
FPGA-Projekt: Experimentsteuerung, Probleme mit der Zeitauflösung Einstellungen Thema abonnieren
Hallo!

Mir wurde gesagt, dass die Timings bei zeitkritischen und deterministischen Aufgabenstellungen am genauesten mit "Ticks" auszuführen sind...bei Dir stehen wohl µs.
Jitter entsteht aber auch bei der Verwendung von shared ressources.

So, mehr kann ich leider auch nicht sagen, weil mir diese Tipps auch nur geasgt wurden und ich noch kein FPGA-Typ bin .

Gruß und ich hoffe das hilft dir schonmal weiter!

Mit einem freundlichen Wort und etwas Gewalt erreicht man viel mehr als nur mit einem freundlichen Wort. [...Marcus zu Lennier, B5]
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
FPGA-Projekt: Experimentsteuerung, Probleme mit der Zeitauflösung Einstellungen Thema abonnieren - Mr.T - 23.02.2007 08:31

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  2 FPGA Chassis in einem Projekt serge_franke 0 3.671 09.11.2018 09:43
Letzter Beitrag: serge_franke
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 7.956 26.10.2015 20:41
Letzter Beitrag: Felix777
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 13.306 17.03.2015 16:58
Letzter Beitrag: LauraP.
  Problem mit FIFO Einstellungen e.meu 6 8.657 26.01.2011 16:59
Letzter Beitrag: BNT
  Labview FPGA Probleme mit Timing chefweb 8 10.429 20.10.2010 15:59
Letzter Beitrag: Matze
  Probleme beim Compilieren im FPGA PhilipDehm 3 6.247 04.11.2009 16:16
Letzter Beitrag: chrissyPu

Gehe zu: