FPGA Derived Clock

Baumstrukturmodus | Linearer Modus

FPGA Derived Clock

Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

10.08.2007, 10:14

Beitrag #4

LVF-SeniorMod

Beiträge: 1.731
Registriert seit: Feb 2006

2018SP1
2001
EN

40xxx
Deutschland

FPGA Derived Clock

' schrieb:ok, danke erst einmal für deine ausführliche und hilfreiche beschreibung!

hab das jetzt einmal getestet und festgestellt, dass wenn ich die top level clock auf zB 80MHz takte und im Programm ein digitales signal ausgeben willl, dieses dann schon gar nicht mehr funktioniert! liegt das jetzt am modul (9403) oder am bus zwischen den modulen und dem fpga?

Siehe meine Antwort in deinem anderen Thread.

das Modul ist mit 10 ms spezifiziert ...

http://www.rotabench.com - rotierende Prüfstände nach dem Baukasten-Prinzip

Diese Nachricht in einer Antwort zitieren

« Ein Thema zurück | Ein Thema vor »

Nachrichten in diesem Thema

FPGA Derived Clock - draluz02 - 09.08.2007, 14:42

FPGA Derived Clock - thomas.sandrisser - 09.08.2007, 15:24

FPGA Derived Clock - draluz02 - 10.08.2007, 07:37

FPGA Derived Clock - cb - 10.08.2007 10:14

Möglicherweise verwandte Themen...
Themen		Verfasser	Antworten	Views	Letzter Beitrag
	Sind Referenzen auf FPGA-Variablen in FPGA vi möglich?	Felix777	2	7.956	26.10.2015 20:41 Letzter Beitrag: Felix777
	FPGA-Referenz öffnen: FPGA-VI nicht kompiliert	LauraP.	9	13.306	17.03.2015 16:58 Letzter Beitrag: LauraP.
	FPGA Clock	Ra	1	5.452	21.07.2010 22:41 Letzter Beitrag: Falk

Gehe zu:

Das Forum für LabVIEW-Entwickler