Open FPGA VI Reference

Bitfile: Die FPGA Referenz wird nicht dynamisch nachgeladen, dadurch wird die Verdrahtung von Read/Write Control oder Invoke Node schneller. Der Nachteil ist dahingehend, dass bei Veraenderung des FPGA VIs erst nach erneuter Kompilierung des FPGA VIs die Aenderungen zur Verfuegung stehen

VI: In der Entwicklungsumgebung wird das FPGA VI als Referenz genommen. Sobald das VI abgearbeitet wird, referenziert die Funktion "OpenFPGAVIRef" auf das Bitfile. Bei Verwendung von VI ist die Verdrahtung langsamer; Aenderungen die im FPGA VI gemacht wurden, werden direkt angezeigt