INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Host to Target DMA FIFO: Timeout Problemchen



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

13.12.2008, 10:31
Beitrag #3

cb Offline
LVF-SeniorMod


Beiträge: 1.731
Registriert seit: Feb 2006

2018SP1
2001
EN

40xxx
Deutschland
Host to Target DMA FIFO: Timeout Problemchen
' schrieb:Hallo i2dx,
ich habe leider keine Erfahrung mit FPGA.
Hast Du schonmal die Variante getestet der For-Schleife ein weiteres Schieberegister zu spendieren initialisiert mit -1 (als erster Timeout-Wert)
und in der For-Schleife dann den I32-Wert des Timeout zu übergeben.

Gruß
Ralf

ja, es ist IMMER der "erste Aufruf überhaupt" bei dem der Timeout auf was anderes als -1 gesetzt wird. Wobei das Timing aber stimmt, ich hab das überprüft, im Prinzip gibt es gar keinen Timeout, der Wert wird ordnungsgemäß gelesen, und die Schleifendurchlaufzeit stimmt auch. Ich bin jetzt dazu übergegangen diesen Timeout zu ignorieren, da ja offensichtlich alles so funktioniert wie ich das will, aber irgendwie nervts mich dann doch ...

ich denk ich werde da mal den NI Support mit nerven ...

http://www.rotabench.com - rotierende Prüfstände nach dem Baukasten-Prinzip
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
Host to Target DMA FIFO: Timeout Problemchen - cb - 13.12.2008 10:31

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Umwandlung von Ticks in Sec und Übertragung an Host derandyk 11 10.683 11.01.2019 14:12
Letzter Beitrag: GerdW
  FPGA FIFO vs. MEMORY derandyk 1 4.316 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 11.663 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 7.371 28.05.2018 20:16
Letzter Beitrag: jg
  unplausible Werte aus FIFO kwakz 2 7.225 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 13.012 08.09.2015 14:35
Letzter Beitrag: GerdW

Gehe zu: