timed loop für state machine?

Morgen!

' schrieb:danke für die antwort. heißt das also, es ist besser die state-machine als case-structure innerhalb einer while-schleife aufzubauen und in jedem case einen (wait until ms)-block einzubauen?

Ja, für ein VI auf einem normalen PC mach ich das immer so. Du schriebst weiter oben aber von RT und von State-Machine auf Target... Weiß nicht, was für ein RT du nutzt und so, für einen hardware-gecodeten Ablauf wie z.B. auf einem FPGA könntest Du aber andere Sachen brauchen als nur die Wait-Funktion... Für nen Prozessor auf nem RT-Target müsste die Wait-Funktion aber das richtige sein. Wegen der Zeit müsstest Du halt nochmal schauen, was du tatsächlich an Refresh-Zeiten brauchst und ob du wirklich pollen musst oder es vielleiht auch mit einer Event-Struktur geht...

ch