INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

FPGA VI auf cRIO stoppen, wenn Verbindung zum PC verloren geht



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

09.03.2009, 09:10
Beitrag #6

cb Offline
LVF-SeniorMod


Beiträge: 1.731
Registriert seit: Feb 2006

2018SP1
2001
EN

40xxx
Deutschland
FPGA VI auf cRIO stoppen, wenn Verbindung zum PC verloren geht
das kann man doch recht einfach mit einer Netzwerk-Variablen lösen:

Auf dem PC wird in einer While-Schleife eine numerische Variable alle 250 ms um eins erhöht. Auf dem RT-Teil wird diese Variable alle 500 ms abgefragt und wenn der neue Wert gleich dem alten (in einem Shift-Register zwischengespeicherten) Wert ist, dann hat der PC keine neuen Daten geschrieben und ist vermutlich abgestürzt.

im FPGA-Teil muss man dann noch was programmieren, dass auf ein bestimmtes Signal hin (z.B. ein Control STOP (False) /GO (True)) im Stop-Fall alle Ausgänge auf den gewünschten Wert setzt. Wenn nun der Watchdog "Alarm schlägt" wird der Button GO auf False gesetzt und die Ausgänge werden auf die definierten Stop-Werte gesetzt.

so ist das IMHO in 30 min implementiert und nicht wirklich schwieritsch ...

http://www.rotabench.com - rotierende Prüfstände nach dem Baukasten-Prinzip
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
Antwort schreiben 


Nachrichten in diesem Thema
FPGA VI auf cRIO stoppen, wenn Verbindung zum PC verloren geht - cb - 09.03.2009 09:10

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  RS485 Kommunikation auf FPGA Basis - cRio Nullstrom 8 10.917 02.12.2016 08:44
Letzter Beitrag: Nullstrom
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 8.126 26.10.2015 20:41
Letzter Beitrag: Felix777
  Datenübergabe parallele Schleifen FPGA cRIO Brainbug 0 6.019 16.09.2015 09:49
Letzter Beitrag: Brainbug
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 13.647 17.03.2015 16:58
Letzter Beitrag: LauraP.
  Fehlersuche bei FPGA-Code mit cRIO Mietzekatze 8 9.080 10.09.2013 18:52
Letzter Beitrag: Mietzekatze
  cRIO 9074 - FPGA, RT, Host Kommunikation Troy.mc.Lure 3 6.926 11.03.2013 19:05
Letzter Beitrag: jg

Gehe zu: