INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

DMA FIFO von Host nach Target



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

20.06.2009, 14:40
Beitrag #1

NoD Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 70
Registriert seit: Apr 2008

8.5
2007
de

87654
Deutschland
DMA FIFO von Host nach Target
Hallo Jungs,

Ich hab ein problem und hoffe jemand kann mir helfen...
Also... ich übertrage von RT System an den FPGA vie DMA FIFO Daten.
Nun möchte ich, dass der FPGA immer 3 Werte aus dem FIFO nimmt.
Ich hab probiert, diese 3 Werte in einem Array zwischenzuspeichern, jedoch
ist dann das VI nicht lauffähig. Es wird angezeigt, dass arrays eine feste größe haben müssen....
nun hab ich auch schon dem array eine feste größe zugeteilt, aber sobald ich eine Verbindung (Array)
erstelle kommt wiederum dieser Fehler.

wie kann ich euer meinung nach dies umgehen?

PS: Ich initialisiere das array vorher.
Vielen Dank.
--> LV 8.61 und cRio 9074
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
DMA FIFO von Host nach Target - NoD - 20.06.2009 14:40
DMA FIFO von Host nach Target - cb - 21.06.2009, 08:01
DMA FIFO von Host nach Target - NoD - 21.06.2009, 09:37
DMA FIFO von Host nach Target - cb - 22.06.2009, 05:13
DMA FIFO von Host nach Target - NoD - 22.06.2009, 16:20

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Umwandlung von Ticks in Sec und Übertragung an Host derandyk 11 11.505 11.01.2019 14:12
Letzter Beitrag: GerdW
  FPGA FIFO vs. MEMORY derandyk 1 4.580 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 12.667 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 7.951 28.05.2018 20:16
Letzter Beitrag: jg
  unplausible Werte aus FIFO kwakz 2 7.521 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 13.605 08.09.2015 14:35
Letzter Beitrag: GerdW

Gehe zu: