Zwei RT VI's und ein FPGA VI

die RT-Engine läuft auf dem Prozessor des cRIOs - wo auch sonst?
das FPGA-VI läuft auf dem FPGA

in der Entwickungs-Umgebung kannst du selbstverständlich 2 RT VIs gleichzeitig laufen lassen wenn du bei beiden auf den RUN-Button klickst - und so lang das FPGA VI läuft wirst du auch mit diesem beiden VIs auf das FPGA-VI zugreifen können, sofern du nicht mit einem VI so schnell kommunizieren willst, dass keine Ressourcen mehr für das 2. VI frei sind ...

Wirklich Sinn macht das ganze aber trozdem nicht, weil man ja früher oder später (üblicherweise) den RT-Teil kompiert und als startup.rtexe automatisch laufen läßt sobald das cRIO eingeschaltet wird