Signaltransfer RT-FPGA

Ich hab gerade keine Zeit, das nachzuvollziehen (und auch kein LV2009)... Cluster ist m.E. auf jeden Fall nicht die sinnigste Idee.

Zu Deiner Frage nach dem richtig konfigurierten FIFO: Kann man nicht beantworten, wenn Du die Einstellungen nicht mitschickst. Prüfen würde ich, ob die Datentypen stimmen (gab mal eine Version, wo die FIFOs nur U32 konnten, vielleicht war das aber auch nur Targe --> Host) und halt die Länge, die du Konfigurierst.

Und auch beim Timing würde ich schauen, Du musst ja irgendwie sicher stellen, dass immer genug Daten im Fifo sind, wenn Du sie ausgeben willst...

Ganz dumme Frage noch: Wie groß ist der Wert von "Amplitude"? Wenn Du 32bit Integer ausgeben willst (welcher DA-Wandler kann das denn eigentlich? So weit ich weiß gibt's auch bei cRIO nur 24bit maximal oder so...) müsste der Wert schon ziemlich hoch sein, so im Bereich einiger zehn Millionen, wenn Du auf dem Ausgang in den Bereich von 10% der maximalen Ausgangsspannung willst (Fullscale wäre sowas im Bereich von 2^31 = 2,15 Milliarden Digits). So, wie es der Screenshot zeigt, hast Du gar keine Skalierung drin...

Grüße,

ch

edit: Inhaltlichen schwachfug wieder gelöscht... Meine Erinnerung war irgendwann mal besser... :|