Schalter in bestimmten Rahmen einer Sequenz "latchen"?

' schrieb:Also ich habe glaube ich die Frage nicht so ganz verstanden und das VI ist mir zu groß und unübersichtlich, als dass ich mich da jetzt reinwühle. ;-)

Dazu fehlt mir die Zeit - sorry....

Wenn du das Problem in einem vereinfachten BeispielVI darstellen kannst, bei welchem das Blockdiagram komplett auf meinen Monitor (1280*1024) passt, dann schaue ich gern nochmal rein und helfe!
Wenn du solch ein vereinfachtes Beispiel bringst, dann passt die Frage auch ins allgemeine Forum.

...obwohl - passt so eigentlich auch. Man sollte nur noch den Kommentar hinzufügen, dass das oben zu findende VI FPGA-Code enthält.

Ja meine Strukturen sind sicher alles andere als immer logisch und nachvollziehbar.
Hab mal versuch das grundlegende Problem zu vereinfachen.
An den beiden Stellen, an denen die rot markierten True Konstante sind sollte bei Möglichkeit kurz "gelachted" (super Anglizismus) werden.
Das Beispiel kann man ja dann auf beliebig viele Rahmen übertragen.
Hoffe mein Problem wird hier klarer

Danke für eure Mühe.


Edit:

Hallo Lucki, könntest du mir, das vielleicht anhand meines Beispiels verdeutlichen? Hab mit den Eigenschaftsknoten leider wenig Erfahrung bisher sammeln können.