INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Host to Target FIFO



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

15.04.2010, 21:58
Beitrag #5

chrissyPu Offline
LVF-Stammgast
***


Beiträge: 467
Registriert seit: Jun 2006

2014 PDS
2006
DE_EN

64283
Deutschland
Host to Target FIFO
Vielleicht, vielleicht aber auch nicht. Ich halte es schon für sinnvoll, zu verlangen, dass ein Host-VI so lange läuft, bis das Target entsprechende Daten genutzt hat, der Normalfall halt ist, dass über einen FIFO laufend Daten kommen. An dem Punkt, wo ich irgendwann aufhöre Daten zu senden, kann ich entweder warten oder es sind nicht so viele Daten, dass ich sie auch einfach in einen Memoryblock auf dem FPGA speichern kann.
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
Host to Target FIFO - Werner - 14.04.2010, 19:50
Host to Target FIFO - Werner - 14.04.2010, 20:07
Host to Target FIFO - chrissyPu - 15.04.2010, 09:38
Host to Target FIFO - Werner - 15.04.2010, 20:17
Host to Target FIFO - chrissyPu - 15.04.2010 21:58
Host to Target FIFO - dlambert - 22.04.2010, 08:35

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Umwandlung von Ticks in Sec und Übertragung an Host derandyk 11 11.450 11.01.2019 14:12
Letzter Beitrag: GerdW
  FPGA FIFO vs. MEMORY derandyk 1 4.559 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 12.542 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 7.909 28.05.2018 20:16
Letzter Beitrag: jg
  unplausible Werte aus FIFO kwakz 2 7.484 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 13.547 08.09.2015 14:35
Letzter Beitrag: GerdW

Gehe zu: