Umsetzung Harfe

Vielleicht keine Ansätze für Dein Problem, aber Ansätze für richtiges Programmieren:
- Lokale Variablen sind nicht dazu da, BDs hübsch aussehen zu lassen. Besser durch Schieberegister ersetzen.
- Wenn überhaupt auf dem FPGA Globale Variablen nutzen und keine Lokalen, da das einen Performance-Gewinn bringt (siehe auch Hilfe zu Variablen bei FPGA-VIs)
- Generell versteh ich ein paar Dinge nicht, warum ist Deine Resetbedingung für den Sinus z.B. Zähler > x? Wenn Zähler >x ist, kommst du nie in den entsprechenden Case, da Zähler <x dafür Bedingung ist. Daher dann doch lieber den Wert des Digitalen Eingangs durchführen, weil du nur damit resetten kannst.
- Warum sowas wie Zähler + 0?
- Warum I8 als Ausgabe für 16bit-IO?

Vielleicht versuchst du einfach mal, einen festen Ton zu generieren. Dann eine Tongeneration, die Tonfrequenz, Taktrate des FPGA und Ausgabefrequenz Deiens Signals unabhängig voneinander macht. Im nächsten Schritt dann die Dämpfung für diesen Ton einzubauen und dann als nächstes die Sache mit mehreren Tönen parallel zu überlagern...

Viel Erfolg,

ch