100% CPU-Auslastung, trotz Wartezeit?

Hi zusammen,

ich übertrage über ein DMA-FIFO Werte vom FPGA an die RT-Anwendung.
Im FPGA schreibe ich die Werte mit 1 kHz in den FIFO, im RT-System lese ich sie ungebremst in einer Schleife aus und zwar immer 50 Werte auf einmal (über FIFO.Read).

Die CPU-Auslastung steigt hier auf 100%
Stelle ich eine zusätzliche Wartezeit von z.B. 40 ms ein, sinkt die CPU-Auslastung deutlich, aber ohne, dass der FIFO voll läuft. Auch wenn die Wartezeit "Warten (ms)" nach FIFO.Read aufgerufen wird (per Datenfluss eindeutig festgelegt).

Ich habe angenommen "FIFO.Read" wartet so lange, bis 50 Werte im FIFO sind und macht dann mit dem Ablauf weiter. Aufgrund dieser Wartezeit habe ich eine geringe CPU-Auslastung erwartet.
Aber FIFO.Read scheint nicht wirklich zu warten.

Wieso steigt die CPU-Auslastung auf 100%, wenn die Einleseschleife, in der FIFO.Read aufgerufen wird, ungebremst läuft?

' schrieb:Ich habe angenommen "FIFO.Read" wartet so lange, bis 50 Werte im FIFO sind und macht dann mit dem Ablauf weiter.

Falsche Annahme?!

' schrieb:Falsche Annahme?!

Äh ach ne, das weiß ich selbst.

Das beantwortet meine Frage aber nicht.

Wieso nicht?

Du musst also eine Verzögerung einbauen, die Daten bei der Verzögerung werden in der FIFO zwischengespeichert, aber max. 50 Werte.

Ansonsten, ohne Verzögerung läuft die Schleife ständig und verbraucht CPU.

So verstehe ich das (habe damit noch nie gearbeitet, aber kann es mir so vorstellen).

Ich teste morgen mal, ob LabVIEW bei < 50 Werten einfach drüber rast und keine Werte zurück gegeben werden.
Aber das fände ich doch etwas ungewöhnlich.

Ja, mach das. Es scheint mir dem buffered DAQ-MX Read ähnlich zu funktionieren.

Anzeige

Edit: Deleted. /EOM

' schrieb:Ja, mach das. Es scheint mir dem buffered DAQ-MX Read ähnlich zu funktionieren.

Dort ist mir das nie aufgefallen und DAQmx-Read wartet auch wirklich, bis x Werte im RAM sind und gibt diese dann zurück.
Wenn ich z.B. mit 50 Hz Werte einlese und immer 100er-Blöcke aus dem RAM hole, dann dauert ein Schleifendurchlauf ca. 2 Sekunden. Und ich meine, die CPU-Auslastung ist dort gering.
Ich bin mir nicht sicher, ob man bei DAQmx-Read überhaupt eine zusätzliche Verzögerung braucht. Bisher habe ich immer eine eingefügt, aber mehr aus Gewohnheit, ohne es genauer zu testen.

Wenn ich dazu komme, werde ich auch das mal näher untersuchen.

Nachtrag: Danke rbliomera. Das Verhalten finde ich nicht gerade optimal, sondern eher richtig schlecht. Dann muss ich wohl pro Schleifendurchlauf erst den FIFO-Status auslesen und wenn < 50 Werte im FIFO sind, die Verzögerung per Case ausführen lassen ...

' schrieb:Ich bin mir nicht sicher, ob man bei DAQmx-Read überhaupt eine zusätzliche Verzögerung braucht. Bisher habe ich immer eine eingefügt, aber mehr aus Gewohnheit, ohne es genauer zu testen.

Braucht man nicht, verlass dich da ganz auf den Treiber. Hast du das dann mit dem Metronom gemacht?

Edit: Deleted. /EOM