100% CPU-Auslastung, trotz Wartezeit?

' schrieb:Wenn du schon 50er Bloecke hast, warum dann keine RTFIFOs? Die kann man ggf. auf IRQ umstellen.

Ich mach's aktuell so: Die DMA-FIFOs sind dafür da, um die Messwerte vom FPGA an die RT-Applikation zu übergeben (da bringen mit RT-FIFOs nichts). Dort prüfe ich die Werte auf gewisse Grenzen etc. pp. und die für mich relevanten Werte schreibe ich in RT-FIFOs.
Ich die Messung beendet, lese ich die RT-FIFOs aus und verarbeite die relevanten Daten weiter.

Wobei das ist hier nicht relevant für die 100%-CPU-Auslastung.
Daher habe ich nicht so weit ausgeholt, sonst verwirrt es manche nur.

Edit: Deleted. /EOM

' schrieb:Ich vermute mal du weisst was du tust und die Ursprungsfrage ist beantwortet.

Die Ursprungsfrage ist beantwortet. Jupp, danke.

Ob ich weiß, was ich da tue, hm.

Relevante Messwerte vom DMA-FIFO in ein Array zu transferieren (über "Teilarray ersetzen") war so langsam, dass ich mir dachte "probierste mal die RT-FIFOs aus" und damit geht es nun sehr schnell.
Aber die genauen Auswirkungen kenne ich nicht.
Da fehlen mir echt die beiden Schulungen ...