Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!
Das war eine Frage! Hast du das FPGA-VI auf die gezeigte Art und Weise kompiliert?
Wenn dies das selbe ist wie auf den Pfeil im Front Panel drücken ja.
Ich habe zunächst den Pfeil im Front Panel gedrückt (ausführen). Das dauerte etwa 15 min. Anschließend habe ich versucht das RT Main VI auszuführen, was zur oben genannten Fehlermeldung führte...
Wenn ich unter Build-Spezifikation Rechtsklick auf FPGA Main und dann auf Build drücke erscheint " The bitfile is up to date with build specification"
es müsste also passen...
Ok habe ich gefunden bzw es funktionierte auch ohne Rest und Download..
Nun. So wie es jetzt ist finde ich es noch relativ uninteressant. Was ich auch nicht so ganz nachvollziehen kann, ist warum ich den AO0 mit einem Bedienelement verbinden kann...
Ich möchte das Programm so modifizieren, dass die Eingaänge AI0 und AI1 in eine Regel und Simulationsschleife weitergegeben werden um dort einen Algorithmus zu berechnen und hiermit den AO0 berechnen.
In diesem Fall müsste ich den Wert ja wieder zurück an die FPGA Vi senden...
Wie könnte ich so etwas realisieren?
Anzeige
08.05.2017, 13:27 (Dieser Beitrag wurde zuletzt bearbeitet: 08.05.2017 13:35 von GerdW.)
Zitat:Was ich auch nicht so ganz nachvollziehen kann, ist warum ich den AO0 mit einem Bedienelement verbinden kann...
Du hast einen Ausgabekanal und fragst dich jetzt, wieso du mit einem Control einen Wert für diesen Ausgabekanal bereitstellen kannst/sollst?
Zitat:Ich möchte das Programm so modifizieren, dass die Eingaänge AI0 und AI1 in eine Regel und Simulationsschleife weitergegeben werden um dort einen Algorithmus zu berechnen und hiermit den AO0 berechnen.
In diesem Fall müsste ich den Wert ja wieder zurück an die FPGA Vi senden...
Wie könnte ich so etwas realisieren?
Das realisierst du genau so, wie du deinen Wunsch beschrieben hast!
Eingänge lesen, damit neuen Wert berechnen, diesen Rechenwert an AO0 ausgeben…
Tipps:
- LabVIEW kommt mit BeispielVIs, in deinem Fall würde ich mir mal ein Beispiel aus dem Themenbereich "Regelung" anschauen. Oder eines, was bei DAQmx das "gleichzeitige" Einlesen und Ausgeben von Analogwerten zeigt…
- Man kann mehrere IO-Nodes im RT-VI verwenden, eine z.B. zum Lesen der AI-Werte und eine zweite zum Ausgeben des berechneten AO-Wertes…
Zitat:Was ich auch nicht so ganz nachvollziehen kann, ist warum ich den AO0 mit einem Bedienelement verbinden kann...
Du hast einen Ausgabekanal und fragst dich jetzt, wieso du mit einem Control einen Wert für diesen Ausgabekanal bereitstellen kannst/sollst?
Zitat:Ich möchte das Programm so modifizieren, dass die Eingaänge AI0 und AI1 in eine Regel und Simulationsschleife weitergegeben werden um dort einen Algorithmus zu berechnen und hiermit den AO0 berechnen.
In diesem Fall müsste ich den Wert ja wieder zurück an die FPGA Vi senden...
Wie könnte ich so etwas realisieren?
Das realisierst du genau so, wie du deinen Wunsch beschrieben hast!
Eingänge lesen, damit neuen Wert berechnen, diesen Rechenwert an AO0 ausgeben…
Tipps:
- LabVIEW kommt mit BeispielVIs, in deinem Fall würde ich mir mal ein Beispiel aus dem Themenbereich "Regelung" anschauen. Oder eines, was bei DAQmx das "gleichzeitige" Einlesen und Ausgeben von Analogwerten zeigt…
- Man kann mehrere IO-Nodes im RT-VI verwenden, eine z.B. zum Lesen der AI-Werte und eine zweite zum Ausgeben des berechneten AO-Wertes…
Ok vllt. wird es deutlicher was ich meine, wenn ich nochmal ein Programm anhänge. Wenn ich dem Read/Write Block einen Wert für AO0 übergeben möchte muss auch im FPGA VI dieser auftreten. Wiederum muss in dem I/O Node bestehend aus AI0, AI1 und AO0 jeder I/O verbunden sein. Also muss ich ja an AO0 was anbringen. Ich möchte ja keinen Wert über ein Bedienelement vorgeben, sondern den in der RT Main VI berechneten Wert (hier vereinfachend mit einer while Schleife und einer Addition der beiden Eingänge) ausgeben.
Zitat:vllt. wird es deutlicher was ich meine, wenn ich nochmal ein Programm anhänge.
Mir ist schon klar, was du meinst…
Zitat:Wenn ich dem Read/Write Block einen Wert für AO0 übergeben möchte muss auch im FPGA VI dieser auftreten. Wiederum muss in dem I/O Node bestehend aus AI0, AI1 und AO0 jeder I/O verbunden sein. Also muss ich ja an AO0 was anbringen. Ich möchte ja keinen Wert über ein Bedienelement vorgeben, sondern den in der RT Main VI berechneten Wert (hier vereinfachend mit einer while Schleife und einer Addition der beiden Eingänge) ausgeben.
Ich wiederhole aus meiner letzten Message:
Zitat:Man kann mehrere IO-Nodes im RT-VI verwenden, eine z.B. zum Lesen der AI-Werte und eine zweite zum Ausgeben des berechneten AO-Wertes…
Eine IO-Node zum Lesen der AI-Werte, damit einen neuen Wert berechen, den dann mit der zweiten IO-Node an den FPGA ausgeben…
Allerdings habe ich ein Offset auf meinem Eingang AI1 denn momentan habe ich nur eine Eingangsspannung an AI0. Die Spannung an AI1 müsste eigentlich Null sein.
Woher könnte das Offset kommen? Und was bewirkt die Einstellung RSE und DIFF in den Channel Configurations?
