Digitaler Burstgenerator

Hallo,

ich habe einen neuen reinen digitalen Burstgenerator entworfen. Der Gernerator läuft auf der Karte 7833R Die FGPA-VIs funktionieren einwandfrei doch aus dem HostVi lässt sich nichts steuern. Es werden keine Burstpakete erzeugt. Ich habe an die Karte über eine Anschlussbox ein Oszi hängen mit dem ich das prüfe. Sieht jemand warum das so ist?

mrtnernst

LV 8.6

Hi,

ich würde erst die Parameter für die Daten auf den FPGA schreiben und dann den Start-Befehl geben - sonst läuft im zweifelsfall der Prozess schon und du änderst dann noch irgendwas, was zum Murks führt...

Ach ja: ggf. musst du das FPGA-VI noch starten, wenn du das nicht im Compiler bzw. Projekt entsprechend als Starten beim Laden eingestellt hast...

Dir ist auch klar, dass Du so N² Bursts ausgibts? Lass doch die äußere For-Schleife weg, sehe keinen Sinn darin, ehrlich gesagt... Die While-Schleife wird ja auch N-mal durchgeführt...

ch

' schrieb:Hi,

ich würde erst die Parameter für die Daten auf den FPGA schreiben und dann den Start-Befehl geben - sonst läuft im zweifelsfall der Prozess schon und du änderst dann noch irgendwas, was zum Murks führt...

Ach ja: ggf. musst du das FPGA-VI noch starten, wenn du das nicht im Compiler bzw. Projekt entsprechend als Starten beim Laden eingestellt hast...

Dir ist auch klar, dass Du so N² Bursts ausgibts? Lass doch die äußere For-Schleife weg, sehe keinen Sinn darin, ehrlich gesagt... Die While-Schleife wird ja auch N-mal durchgeführt...

ch

Hi


das probiere ich gleich mal. Aber warum die äußere For-Schleife zu viel sein soll sehe ich nicht. Kannst da nochmal erklären?

Hallo,

wie schaffe ich es, dass die Parameter erst anstehen und dann das FPGA erst läuft? Du hast dies vorgeschlagen und ich schon eine Menge probiert und keine Verbesserung erhalten. Kannst du mir dazu mal ein Bsp. schicken?

Martin

Hi!

' schrieb:wie schaffe ich es, dass die Parameter erst anstehen und dann das FPGA erst läuft? Du hast dies vorgeschlagen und ich schon eine Menge probiert und keine Verbesserung erhalten. Kannst du mir dazu mal ein Bsp. schicken?

Da hab ich mich wohl missverständlich ausgedrückt: Das FPGA-VI muss laufen, damit Du deine Parameter entsprechend schreiben kannst. Allerdings solltest Du dein Start-Boolean für den Case in der Whileschleife erst nach dem schreiben der Parameter setzen. Ich mach das immer mit einer Sequenz, wo ich im einen Frame die Parameter setze und im zweiten dann den Start-Boolean. Um die Parameter zu schreiben, muss das VI auf dem FPGA allerdings laufen!

Zur Sache mit den Durchläufen:
Soweit ich mich erinnere, hast Du eine While-Schleife für das gesamte VI, darin ein Case mit dem Start-Boolean als Selektor und in dem Case widerum eine Whileschleife, die Du bei Drücken des Stop-Buttons bzw. bei Durchlaufzahlen größer gleich N stoppst. (By the way, damit läuft der Generator auch noch einmal länger, weil der Durchlaufzähler bei 0 startet...) In dieser While-Schleife hast Du auch noch eine For-Schleife, die für jeden While-Schleifendurchlauf auch nochmal N mal durchläuft - daher insgesamt N² durchläufe...
Also, entweder While-Schleife weg, wenn Du die Stop-Funktion nicht brauchst oder For-Schleife weg und mit den Vergleichen arbeiten...

Grüße,

ch