INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Eingänge mit verschiedenen Abtastfrequenzen in FIFOs schreiben



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

01.08.2013, 08:59 (Dieser Beitrag wurde zuletzt bearbeitet: 01.08.2013 09:00 von GerdW.)
Beitrag #21

GerdW Offline
______________
LVF-Team

Beiträge: 17.465
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: Eingänge mit verschiedenen Abtastfrequenzen in FIFOs schreiben
Hallo Mingendorf,

ich handhabe so etwas, indem ich die Daten aus dem FPGA-FIFO wie einen seriellen Stream behandle. Insbesondere packe ich da einen "Marker" hinein, anhand dessen ich im Stream immer wieder eindeutig einen "End of data block" detektieren kann. Damit umgehe ich mögliche Probleme, die bei einem FIFO-Overflow aufgrund verlorener Datenwörter entstehen können. Dies erfordert zugegebenermaßen etwas mehr CPU auf dem RT-Host, was bei meinen Anwendungen (CAN-Botschaften mitlauschen) aber noch im Rahmen bleibt.

Tipp: Fülle die 19 Elementen auf 20 auf, indem du einen eineindeutigen konstanten Wert hinzufügst. Dann kannst du ja gucken, ob du die Daten auf dem RT korrekt bekommst (sowohl Anzahl als auch Index innerhalb deines Datenblocks)...

Ein ArrayDezimieren mit 19 Ausgängen ist schon "gewöhnungsbedürftig" Big Grin

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
01.08.2013, 21:16
Beitrag #22

MIngendorf Offline
LVF-Grünschnabel
*


Beiträge: 20
Registriert seit: Apr 2013

2012
2013
DE_EN



RE: Eingänge mit verschiedenen Abtastfrequenzen in FIFOs schreiben
ja du hast recht das mit dem 19fachen dezimieren sind schon komisch aus. Und ich bekomme auch nicht raus wie ich die Fehler weg bekommen(siehe Anhang).

@ GerdW
Hast du ein kleine Beispiel von einem Stream?


Angehängte Datei(en) Thumbnail(s)
   
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
02.08.2013, 07:34
Beitrag #23

GerdW Offline
______________
LVF-Team

Beiträge: 17.465
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: Eingänge mit verschiedenen Abtastfrequenzen in FIFOs schreiben
Hallo Mingendorf,

Zitat:ich bekomme auch nicht raus wie ich die Fehler weg bekommen
Die Fehlermeldung ist doch sehr eindeutig: du willst ein SGL-Array an einen skalaren SGL-indicator anschließen. So geht das nicht: entweder nur ein Element des Arrays darstellen oder das gnaze Array mit einem Arrayindicator. Oder doch auf das "dämliche" DecimateArray verzichten und eine bessere Funktion dafür verwenden...

Zitat:Hast du ein kleine Beispiel von einem Stream?
Nein. Ich verwende genauso einen FIFO. Es kommt dabei nur auf die Betrachtungsweise an: du denkst in Blöcken von 19 Elementen, die du da lesen willst. Ich sehe das als Datenstrom von Elementen, die ich aus dem FIFO auslese. In diesem Datenstrom schaue ich immer wieder nach einer Markierung, die mir sagt, wo ein neuer Datenblock beginnt. Begründung siehe oben...

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
02.08.2013, 10:53
Beitrag #24

MIngendorf Offline
LVF-Grünschnabel
*


Beiträge: 20
Registriert seit: Apr 2013

2012
2013
DE_EN



RE: Eingänge mit verschiedenen Abtastfrequenzen in FIFOs schreiben
Ok ich glaube die Ursache meines Problem liegt schon auf der FPGA-Seite wo ich die Werte alle zu einem Array zusammenfasse.

Wenn ich sie alle einzeln in den FiFo packen will brauche ich dann 19 write blöcke? oder wie soll ich an die einezelnen Elemete sonst ran kommen?
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Unterschiedliche Abtastfrequenzen bei Period Measurement und Scale Period Schü 1 4.424 03.11.2012 11:03
Letzter Beitrag: jg
  Übertragung VI zwischen verschiedenen FPGA's lesley 4 5.061 08.06.2011 17:06
Letzter Beitrag: lesley
  Lassen sich die FIFOs per Name ansprechen? Matze 5 5.869 01.09.2010 08:18
Letzter Beitrag: cb
  Datentransfer mit 2 DMA FIFOs Svensson 3 5.451 11.09.2008 10:28
Letzter Beitrag: Svensson
  Zeiten zum füllen und entleeren von FIFOs Marzl 2 5.477 14.01.2008 19:55
Letzter Beitrag: thomas.sandrisser

Gehe zu: