Problem mit FPGA FIFO

Hallo ins Forum,

mit folgendem VI möchte ich ein am AI0-Eingang anliegende Frequenz verdoppeln und an DO0 ausgeben. Funktioniert soweit auch. Jedoch dauert es bis zu ca. 2s nach anlegen einer Frequenz an AI0 bis an DO0 etwas passiert. Komischerweise ist die Verzögerung abhängig davon, wie lange an A0 keine Frequenz anliegt - also nach kurzzeitigem stoppen des Frequenzgenerators an AI0. Nach mehreren Tagen mit probieren und versuchen bin ich mit meinem Anfängerwissen am Ende. Vielleicht hat jemand eine Idee oder weiß wo der Fehler liegt. Danke!

System: RT: 9002, AI: 9215, DO: 9474, FPGA: 9101, LV: 8.0

Gruß Krahnestar

14.09.2007: Hab den Fehler jetzt doch selbst gefunden. Das Schieberegister für TickCount war schuld. Nach abschalten den Frequenz an AI0 blieb im Schieberegister das letzte Timestamp - Nach warten und einschalten der Frequenz war die Differenz zwischen Schieberegister-"zeit" und aktuellem TickCount gleich Pausenzeit - die wurde an auch in das FPGA geschrieben und die FPGA-Leseschleife hat diese Zeit abgewartet.

Anzeige