Host VI startet die FPGA VI nicht

Ich habe folgendes Problem:

Ich versuche eine Bilddatei auf einen FPGA runterzuladen,
erstmal nur die erste 100 bytes, um sicherzustellen, dass dieser Weg der Kommunikation
funktioniert.

Aber es funktioniert gar nichts, Ich auf den Development Computer mit simulierter I/O
unds auch auf den realen Hardware einen FPGA-7813R ausprobiert.

-erstmal wird die FPGA.VI gar nicht gestartet,
das sieht man auch daran, dass der Zykluszähler der While-Schleife 0 bleibt.

wenn ich erstmal die FPGA.vi manuell starte, und danach die Host.vi
dann bekomme ich auch die folgende Ergebnis:

1, Zykluszähler der While-Schleife 0 bleibt.
2, Die Daten von der DMA FIFO, was von der Host PC reingeschrieben wurde bekomme ich auf der FPGA-Seite
nicht.

Bitte hilft mir, bin ich echt am Ende mit meiner Ideen.
Danke für jeden Hinweis!

Labview Version 2012, werde auch in jpg posten.

---

Version Labview 2012

Anzeige

Doppelpost mit leicht anderen VIs aber selben Problem...

Hallo robert,

wurde dir nicht schon mal gesagt, dass du das FPGA-VI auch noch starten musst? Füge doch mal eine RUN-Methode ein...

Hallo Gerd,

Jetzt habe ich die FPGA Run Method drin,
aber die Target VI auf den FPGA startet nur wenn ich die FPGA simuliere,
wenn ich den Target VI auf dem realen FPGA laufen lasse, wird von Host nicht gestartet.
Hast du oder hat jemand diesbezüglich eine Idee? woran das liegen kann?
Vielen Dank!,
Grüsse
Robert

Hallo Robert,

zur gezeigten Warnung im ersten Bild:
   

Zum zweiten Bild: Dort hast du "Wait until Done" auf TRUE gesetzt, d.h. alles andere wartet, bis das FPGA-VI beendet wird...

Danke für die Hinweise,
Ich habe das Häkchen bei dem Configure Open FPGA VI Dynamic mode rausegenommen,
bei dem Run Method Wait until done auf False gestellt, starten will die FPGA VI trotzdem nicht :/
R

Anzeige

Kannst du evtl. auch einen Screenshot von dem Open FPGA Reference VI Dialog zeigen? An sich muss dort was laufen wenn kein Fehler anliegt. Hast du das vielleicht auf ein Bitfile oder Build Spezifikation gelinkt?

Anbei die Configure Open FPGA VI Reference Dialog Box

In dem FPGA-VI selber wirst du nix sehen, da du über die Buildspezifikation das Bitfile direkt ausführst. Die Frontpanel-Elemente des FPGA-VIs siehst du nur im interaktiven Modus.
Was ich an deinen VIs anders machen würde wären folgende Punkte:

• 2. Run weglassen da das Open schön Run macht
• Schleifenindex nicht beschreiben (Was soll das bringen?)
  

Eigentlich muss man die FIFOs auf RT-Seite noch starten, evtl. liegts daran. Hast im ersten Post sogar schonmal drin gehabt. Probier das bitte man aus und dann können wir weiterschauen falls es nicht hilft.