IRQ wird überhaupt bestätigt?

hallo freunde,

wie ist es mit dem READ auf dem FPGA, beim READ-FIFO ist das Timeout auf 0 gesetzt, hat das keine Wirkung auf die Schleife?
Gruss

Anzeige

Was soll daran störend sein? Du hast ein Byte über das Modul empfangen und willst es jetzt nur so schnell wie möglich über den FIFO vom FPGA zum RT übertragen. Die empfangenen Strings müssen schon sehr lang sein und die Größe des FIFOs muss sehr klein gewählt sein, damit der FIFO überläuft. Also ruhig Timeout Null.

Gruß, Jens

(16.04.2014 15:20 )jg schrieb:  Was soll daran störend sein? Du hast ein Byte über das Modul empfangen und willst es jetzt nur so schnell wie möglich über den FIFO vom FPGA zum RT übertragen. Die empfangenen Strings müssen schon sehr lang sein und die Größe des FIFOs muss sehr klein gewählt sein, damit der FIFO überläuft. Also ruhig Timeout Null.

Gruß, Jens

auch wenn Timeout 0 ist??
ich denke das der FIFO immer Timeout flag setzt, dafür wird IRQ gesetzt und immer wenn er ein Byte lesen will wird er Timeout treffen
oder ist es falsch

Die "Write FIFO" Node wirft dann ein TRUE am Ausgang "Timed out", wenn beim Schreiben in den FIFO
- erstens der FIFO voll ist UND
- zweitens innerhalb des angeschlossenen Timeouts der FIFO nicht wieder Platz hat, so dass die Daten doch noch geschrieben werden können.
Wie schon gesagt, dass der "Target to Host"-FIFO bei serieller Kommunikation wirklich überläuft, ist sehr unwahrscheinlich.

Gruß, Jen

(16.04.2014 16:00 )akr74000 schrieb:  auch wenn Timeout 0 ist??
ich denke das der FIFO immer Timeout flag setzt, dafür wird IRQ gesetzt und immer wenn er ein Byte lesen will wird er Timeout treffen
oder ist es falsch

kleiner Tip: einfach mal die Hilfe zum Zeit-Verhaltens eines FIFOs auf dem FPGA-VI lesen, da stehen viele interessante Sachen drin!

(16.04.2014 16:30 )cb schrieb:  

(16.04.2014 16:00 )akr74000 schrieb:  auch wenn Timeout 0 ist??
ich denke das der FIFO immer Timeout flag setzt, dafür wird IRQ gesetzt und immer wenn er ein Byte lesen will wird er Timeout treffen
oder ist es falsch

kleiner Tip: einfach mal die Hilfe zum Zeit-Verhaltens eines FIFOs auf dem FPGA-VI lesen, da stehen viele interessante Sachen drin!

hallo cb,
wo finde ich das? die NI Seite oder hier ist so ein Thema?
vielen Dank im voraus für alles wirklich war manche Sachen hilfreich.
Gruß

(16.04.2014 20:42 )akr74000 schrieb:  hallo cb,
wo finde ich das? die NI Seite oder hier ist so ein Thema?
vielen Dank im voraus für alles wirklich war manche Sachen hilfreich.
Gruß

Strg+H drücken, das blendet die Context-Hilfe ein oder aus. Wenn die Context-Hilfe eingeblendet ist mit der Maus über die FIFO-Node gehen, dann wird die "Kurz-Hilfe" zur Fifo-Node eingeblendet. Dort kannst du dann auf "detailed help" (weiß nicht wie das in der deutschen Version heist ...) klicken und dann geht die Hilfe zu dem Element auf ...

viele Grüße
cb