INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

cRIO für FPGA und RT



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

24.08.2005, 15:40
Beitrag #1

Christian Offline
LVF-Neueinsteiger


Beiträge: 4
Registriert seit: Aug 2005



kA



cRIO für FPGA und RT
Hallo, kennt sich hier jemand mit den cRIO und den FPGA und Realtime Modulen aus. Mir gehts da vorallem um Datenerfassung und Auswertung.

Wäre cool wenn sich jemand findet mit dem man mal Erfahrung austauschen kann!

Thanks Christian
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
05.09.2005, 21:15
Beitrag #2

thomas.sandrisser Offline
LVF-SeniorMod


Beiträge: 1.298
Registriert seit: Sep 2005

xxxx
2005
EN

78759
United States
cRIO für FPGA und RT
Guten Abend!

Was willst zu den Komponenten wissen?


Gruß Tom
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
05.09.2005, 21:58
Beitrag #3

Christian Offline
LVF-Neueinsteiger


Beiträge: 4
Registriert seit: Aug 2005



kA



cRIO für FPGA und RT
Hey, ganz konkret. Ich möchte eine vollautomatische Prozesssteuerung erstellen um eine Bauteilprüfung durch zuführen. Als erstes versuche ich alles auf dem Host und FPGA zu programmieren. Die Auswertung soll später im RT laufen und nur die Visualisierung auf dem Host-PC. Meine ersten zwei Probleme sind:
1. Die Messdaten die vom FPGA kommen sind ja Integerwerte und ohne Zeitdaten. Sonst sind Messdaten ja dynamische Daten. (Glaube ich.) Ich brauch aber die Zeitdaten um eine FFT und andere Analysen durch zuführen. Wie generiere ich mir am besten dieses Signal? Es gibt da ja die Funktion Signalverlauf erstellen. Mein Problem ist dabei das der Startzeitpunkt für jeden Y-Wert immer Null ist. Die Daten in einem Array, in meinem Fall in einer For-Schleife und die Schleifenitteration als Samples to read zu deklarieren, zu sammeln und mit dem dt der Abtastrate zuversehen stellt mich nicht zufrieden, da ich tausende Werte brauche da ich für t=3s auswerten will.

2. Das Steuern von SubVI´s in denen auch While-Schleifen vorkommen. Dies versuche ich über Queues (siehe Beiträge im Forum) zu realisieren und denke bin da auf einem guten Weg. Falls du oder jemand anderes eine bessere Idee hat, würde ich mich freuen.

Bis hierher danke

Christian
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
06.09.2005, 07:39
Beitrag #4

thomas.sandrisser Offline
LVF-SeniorMod


Beiträge: 1.298
Registriert seit: Sep 2005

xxxx
2005
EN

78759
United States
cRIO für FPGA und RT
Also generell nochmals die Problematik mit dem senden der Daten vom FPGA zum Host:
- Two-line Handshaking (single point control)
- One-line Handshaking (continous aquisition mit handshaking)
- Zero-line handshaking (continous aquisition)
- Interrupts (mit oder ohne Bestaetigung - implizit Schleifentimer am Host und FPGA)

--> hierzu sollten einige grundlegende Beispiele im Example Finder zu finden sein.


Den Zeitstempel kannst du dir nur "behelfsmaeßig" am Host zusammenbauen! Du musst dir bei jedem Schleifendurchlauf am FPGA entweder die ms, µs oder ticks (abhaengig von der frequenz) abspeichern und dann zurueck rechnen!

gruß
Tom
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Gehe zu: