INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

vis testen in hybrid mode cRio



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

17.11.2017, 21:35
Beitrag #1

Steffen595 Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 50
Registriert seit: Jul 2007

2014
-
EN

3072
Sonstige
vis testen in hybrid mode cRio
Hallo,

ich habe eine compact RIO die im Hybrid Modus laeuft. Nun habe ich ein paar vis fuer das Real Time modul geanedert. Wenn ich die testen will, auf deploy gehe, dann stoppt die Variablen-Kommunikation. Im Distributed Systems Manager bewegt sich nicht mehr, Variablen bleiben auf dem letzten Stand.
Muss ich ein neues FPGA Bitfile machen, obwohl ich nichtsfuer FPGA geaendert habe? Ich will nicht neu kompilieren blosszum Testen, weil es da den alten Stand ueberschreibt. Fall irgendwas schief geht.

Gruss,

Steffen
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
20.11.2017, 23:38
Beitrag #2

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: vis testen in hybrid mode cRio
(17.11.2017 21:35 )Steffen595 schrieb:  ich habe eine compact RIO die im Hybrid Modus laeuft. Nun habe ich ein paar vis fuer das Real Time modul geanedert. Wenn ich die testen will, auf deploy gehe, dann stoppt die Variablen-Kommunikation.
Welche Variablen Kommunikation?
(17.11.2017 21:35 )Steffen595 schrieb:  Im Distributed Systems Manager bewegt sich nicht mehr, Variablen bleiben auf dem letzten Stand.
Geht es um Netzwerkvariablen? Vielleicht ein Fehler in deinen geänderten RT-VIs
(17.11.2017 21:35 )Steffen595 schrieb:  Muss ich ein neues FPGA Bitfile machen, obwohl ich nichtsfuer FPGA geaendert habe? Ich will nicht neu kompilieren blosszum Testen, weil es da den alten Stand ueberschreibt. Fall irgendwas schief geht.
Wenn du nichts am FPGA-Setup geändert hast, dann brauchst du eigentlich nicht neu zu kompilieren. Aber wenn du da Angst hast, nicht zu einem vorherigen Stand zurückzukommen, genau dafür sind u.a. Source-Code-Control Systeme wie SVN oder GIT gedacht!!!

Wenn du das noch nicht im Einsatz hast, es wird höchste Zeit!

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
23.05.2018, 12:50
Beitrag #3

Steffen595 Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 50
Registriert seit: Jul 2007

2014
-
EN

3072
Sonstige
RE: vis testen in hybrid mode cRio
wahrscheinlich hings an einer globalen Variable.
Plus, alle typedefs abgehaengt auf ther cRIO
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Gehe zu: