cRio - RS232 Zeitmessung zwischen Daten senden und Empfangen - Druckversion +- LabVIEWForum.de (https://www.labviewforum.de) +-- Forum: LabVIEW (/Forum-LabVIEW) +--- Forum: LabVIEW Module (/Forum-LabVIEW-Module) +---- Forum: LabVIEW RealTime (/Forum-LabVIEW-RealTime) +---- Thema: cRio - RS232 Zeitmessung zwischen Daten senden und Empfangen (/Thread-cRio-RS232-Zeitmessung-zwischen-Daten-senden-und-Empfangen) |
cRio - RS232 Zeitmessung zwischen Daten senden und Empfangen - Nullstrom - 15.01.2015 14:52 Hallo zusammen, ich hab folgendes Anliegen: Und zwar besteht die Aufgabe darin, dass ich einem externen Gerät ein Befehl zuschicke und dann die Zeit messen will, bis eine Antwort von meinem Gerät zurückkommt. Das ganze über die RS232 Schnittstelle meines cRio Systems. Nur ich wüsste jetzt keinen Ansatz, wie ich dies mit den vorhandenen VIs (VISA etc) bewerkstelligen könnte. Vielleicht habt ihr mir einen Tip Vielen Dank RE: cRio - RS232 Zeitmessung zwischen Daten senden und Empfangen - jg - 15.01.2015 19:36 Da auch auf einem cRIO RT-System zwischen dem Programm und der internen RS-232-Schnittstelle die VISA (bzw. Serial) API hängt, wirst du mit diesem Ansatz wahrscheinlich keine besonders genaue Info über den Zeitpunkt des Senden und des Empfangen bekommen. Wirklich "exakt" bekommst du das IMHO nur hin, wenn du die RS-232-Schnittstelle selber im FPGA und über eine entsprechende DIO-Karte (oder mglw. auch ein RS-232 c-Serien Modul wie NI 9870, dann auch im FPGA) programmierst. Gruß, Jens RE: cRio - RS232 Zeitmessung zwischen Daten senden und Empfangen - Nullstrom - 16.01.2015 10:38 Hallo Jens, vielen Dank für die Antwort. Sowas in der Art dachte ich mir schon. Meine Idee war vielleicht eine zeitgesteuerte while-Schleife um das VI "Bytes at port" zu ziehen, dabei die Anzahl der Schleifendurchläufe zählen, bis ich das erste Byte am Port anliegen hab. Hab die gleiche Problematik dem NI Support geschrieben. Vielleicht haben die noch eine Idee. Ansonsten mach ich es halt wie du sagstest, und wie ich es schon mit meiner SSI Schnittstelle gemacht hab. Das ganze in der FPGA nachbilden. |