INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

RealTime und FPGA selbst lernen - Welche Literatur?



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

23.08.2010, 07:21 (Dieser Beitrag wurde zuletzt bearbeitet: 23.08.2010 07:22 von chrissyPu.)
Beitrag #5

chrissyPu Offline
LVF-Stammgast
***


Beiträge: 467
Registriert seit: Jun 2006

2014 PDS
2006
DE_EN

64283
Deutschland
RealTime und FPGA selbst lernen - Welche Literatur?
Also, zuerstmal (vielleicht dann doch für alle, die das auch mal machen wollen) die Links zu den Tuts, die ich ganz hilfreich finde:

Single Cycle Timed Loop:
http://digital.ni.com/public.nsf/allkb/722...6257212007DC5FD

Allgemeine Optimierung von FPGA-VIs:
http://digital.ni.com/public.nsf/allkb/311...16?OpenDocument

Pipelining und Parallele Abarbeitung:
http://zone.ni.com/devzone/cda/tut/p/id/3749

Fixed-Point Zahlenformat:
http://zone.ni.com/devzone/cda/tut/p/id/9221

Multiplizieren und Dividieren auf LabView FPGA:
http://zone.ni.com/devzone/cda/tut/p/id/3661

IP-Bibliothek für LabView FPGA:
http://zone.ni.com/devzone/cda/tut/p/id/4799

Zum Thema Fixed-Point:
Wenn das Modul nur FXP liefert (was ich ehrlich gesagt komisch finde, aber NI macht ab und zu Dinge, wo ich den Grund nicht so wirklich verstehehe), wirst Du wohl damit arbeiten müssen. Dann würde ich aber auf jeden Fall schauen, was für Wertebereiche es gibt und das FXP entsprechend einstellen. Standardeinstellungen sind irgendwie 64bit breit und wahrscheinlich nur ganz selten sinnvoll. Wenn dein Eingangsmodul nur 16bit hat, wird man damit auch nicht genauer als dieses 16bit, egal, mit wievielen Nachkommastellen man hinterher rechnet.
However, ich empfinde es als nicht ideal, da man einfach viel FPGA-Platz verschenkt (Kleine Einschränkung: Ich hab nur Virtex3-Boards. Die Virtex5 haben andere Blocks drauf, die manche Sachen wohl besser können (DSP-Slice mit Multiply und Add z.B.), vielleicht ist das hier auch so, aber ich glaubs ehrlich gesagt nicht....

Grüße,

ch

Edit: PS: Ich hab gerade nochmal in den von Dir geposteten Link geschaut: Was für Blöcke sind das denn, mit denen Du die Rechnungen durchführst? Hab ich irgendwie noch nie gesehen...
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
RealTime und FPGA selbst lernen - Welche Literatur? - chrissyPu - 23.08.2010 07:21

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Teststand, LabVIEW-Realtime, Events in der Host-Anwendung Felix777 1 13.575 01.08.2017 07:38
Letzter Beitrag: GerdW
  cRio-9064 RealTime Anbindung Anil 2 19.914 15.07.2016 12:46
Letzter Beitrag: Anil
  Datenübertragung sehr langsam (FPGA zu Realtime-part des cRIO) Maschi 3 9.641 06.08.2013 20:39
Letzter Beitrag: GerdW
  RealTime Netzwerkvariablen aktualisierung akoKE 3 8.357 07.11.2012 12:48
Letzter Beitrag: akoKE
  Verwendung von RealTime + CompactRio Leo1 9 14.241 22.02.2012 10:31
Letzter Beitrag: MaxLab
  gxml_SearchParser.vi XML für RealTime lapser 2 4.825 10.11.2011 07:02
Letzter Beitrag: lapser

Gehe zu: