Frage rund um FPGA und CRIO

So nebenbei: es gibt Anwendungen, welche nur FPGA benötigen und das .vi auf cRIO (keine Bearbeitung unter Real-Time-Bedingung) weglassen kannst.

Wenn nur "abundzu" Daten aus dem FPGA auslesen möchtest, kannst du vom Host(PC).vi die Daten (FPGA initialisieren, starten, auslesen, stoppen) wie du es gemacht hast, auslesen (bedenke, dass Windows und TCP/IP Verzögerungen verursachen können).

Du kannst auch mit einem DMA-FIFO Daten gepuffert über TCP/IP an den PC senden (kannst dein FGPA.vi über einen Befehl starten, dann zyklisch einen Wert in den Puffer schreiben und später "leicht verzögert" abfragen.

Wenn du eine Verarbeitung auf dem cRIO benötigst, dann brauchst auf dem cRIO 2 zeitkritische Schlaufen. Der mit der niedrigen Priorität benötigst du für die Kommunikation mit dem PC (shared variable etc.) und die andere (deterministisch!) mit der Kommunikation mit dem FPGA.vi.

lg Martin