FIFO und FFT bei hoher Abtastrate

Hallo,
seit kurzen beschäftige ich mich mit FPGAs unter Labview. Es handelt sich um eine NI PXIe-7965R mit einem ADC Adapter NI 5761R. Dem Manual nach sollen bis zu 250MS/s möglich sein.
In dem Programm wird ein Kanal mit 40MHz abgetastet und diese Daten über einen FIFO zur Verarbeitung an eine FFT übergeben.
Nun zu meiner Frage, ist es möglich gleichzeit in einen FIFO zu schreiben und aus ihm zu lesen? Und bis zu welchen Abtastraten könne FIFOS verwendet werden? In der Hilfe habe ich gelesen, dass Blockmemory FIFO eine Verzögerung von bis zu 6 Takten hat.
Desweiteren ist mir die Latenzzeit der FFT nicht vollständig klar. Wenn ich die FFT in einer SingleTickLoop betreibe, dann muss ich eine gewiise Anzahl an Takten warten, biss ich ein Ergebnis erhalte. Doch was passiert in dieser Zeit? Nimmt die FFT in dieser Zeit weiter Werte auf? Und müssen alle Werte eines Frames am stück ausgelesen werden, ohne dass der Eingang Input Valid der FFT auf False geht?
Fragen über fragen, ich hoffe ihr könnt mich ein wenig erleuchten.

Danke schonmal im Voraus.

Das VI, um das es geht:
  ProcDataMinimal_3_FPGA.vi (Größe: 161,54 KB / Downloads: 367)