INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Dieses Thema hat akzeptierte Lösungen:

FIFO und FFT bei hoher Abtastrate



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

29.02.2012, 12:15
Beitrag #4

RoKi0815 Offline
LVF-Grünschnabel
*


Beiträge: 14
Registriert seit: Dec 2011

2010
2011
DE_EN


Deutschland
RE: FIFO und FFT bei hoher Abtastrate
Nach einigen Wochen intensiver Arbeit bin ich nun der Lösung ein ganzes Stück näher gekommen.
Um die auftretende Latenz (ich nenne das jetzt einfach mal so, in Ermangelung eines besseren Begriffs) der FIFOs zu umgehen nutze ich nun mehrere FIFOs, die in einer Festen Reihenfolge benutzt werden. Das klappt soweit ganz gut und ich konnte damit die erreichbare Abtastrate erhöhen. Das einzige Problem, was ich habe ist, dass ich nicht weiß, wie ich das Schreiben und Lesen in der Art synchronisieren kann, dass die Daten auch in der richtigen Reihenfolge ausgelesen werden. Derzeit scheint das nämlich nicht zu stimmen, da die Ausgabe des Spektrums bei zwei Puffern auch zwei Peaks zeigt, obwohl nur einer vorhanden sein sollte. Interessanterweise ist ein Peak immer korrekt und der Andere ist am halben Spektrum gespiegelt. Blink
Nun ja, das bringt mich wieder zur FFT und ihrer Funktionsweise, da ich glaube, dass das irgendwie damit zusammenhängt.
Ich betreibe die FFT in einer SCTL mit einem Cycle pro Sample und 512 Elementen im Forward modus. Eine Latenz von ca. 1600 Zyklen wird mir damit angezeigt.
Wenn die FFT 1 Zyklus pro Sample benötigt, heißt das ich gebe ihr 512 mal pro Zyklus einen Datenwert und erhalte nach 1600 Zyklen das Ergebnis?
Oder Funktioniert das irgendwie anders, bin da gerade irgendwie überfordert und die Hilfe is zwar nicht schlecht aber aus ihr werde ich in dieser Hinsicht auch nicht so recht schlau.

Wäre toll, wenn da jemand etwas Licht ins dunkle bringen könnte.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
30
Antwort schreiben 


Nachrichten in diesem Thema
RE: FIFO und FFT bei hoher Abtastrate - RoKi0815 - 29.02.2012 12:15

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 4.461 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 12.238 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 7.732 28.05.2018 20:16
Letzter Beitrag: jg
  unplausible Werte aus FIFO kwakz 2 7.396 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 13.395 08.09.2015 14:35
Letzter Beitrag: GerdW
  FIFO Fehler beim auslesen logan 2 6.981 15.01.2015 16:33
Letzter Beitrag: logan

Gehe zu: