INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Kommunikation zwischen parallelen VIs



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

05.03.2012, 12:50
Beitrag #4

cRio Offline
LVF-Grünschnabel
*


Beiträge: 38
Registriert seit: Nov 2011

2011
-
EN


Deutschland
RE: Kommunikation zwischen parallelen VIs
Wenn ich das richtig sehe:
ich komme jetzt nicht umhin, die While-Schleifen der Teil-VIs (die vorher nötig waren um ein einzelnes Teil-VI zu testen) aus dem BlockDiagramm der Teil-VIs zu entfernen und den Rest des Blockdiagramms in eine While-Schleife zu ziehen. Dann werden auch die Ausgaben angezeigt, da nicht mehr gewartet wird, bis die innere While-Schleife des Teil-VIs beendet ist, sodass die Ausgabe nach aussen dringt. Dann klappts auch mit den Referenzen auf das Haupt-VI.
Ich finde es nur sehr abschreckend, alle While-Schleifen entfernen zu müssen, da es teil viele Shift-Register sind und eine Vielzahl an Ein/Ausgängen. Dachte vielleicht gibts da geschickte, zeitsparende Möglichkeiten dafür.
Oder habe nur ich das Bedürfnis Codeabschnitte zu testen, anstatt das gesamte Projekt? Dann muss ich die Teil-VIs auch mit While-Schleifen erstellen, und später beim zusammenfügen wieder alle entfernen. Wie macht man das sonst?


Angehängte Datei(en) Thumbnail(s)
   
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
30
Antwort schreiben 


Nachrichten in diesem Thema
RE: Kommunikation zwischen parallelen VIs - cRio - 05.03.2012 12:50

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen Rostra 9 10.475 18.06.2015 06:17
Letzter Beitrag: Rostra
  Kommunikation zwischen FPGA und Host skar 13 15.414 09.09.2014 14:08
Letzter Beitrag: skar
  Zeitverzögerung zwischen parallelen Schleifen - ungewollt! Harry Hirsch 10 10.175 18.07.2012 11:36
Letzter Beitrag: Harry Hirsch
  Kommunikation zwischen Subvi's unter FPGA antau 2 4.559 14.01.2010 16:37
Letzter Beitrag: antau
  LabVIEW Simulation vom parallelen BF537 EZ-KIT LITE auswerten lassen HK123 0 3.648 16.10.2008 08:26
Letzter Beitrag: HK123

Gehe zu: