FIFO und FFT bei hoher Abtastrate

Hallo,
erstmal sry für die lange Wartezeit. Inzwischen hat sich einiges geklärt und das möchte ich mal fix hier mit Präsentieren.

FFT
Die FFT arbeitet in einer SCTL mit 1 Cycle/Sample. Dabei nimmt die FFT also pro Zyklus genau einen Wert entgegen und zwar immer. Nach der Latenzzeit (waren glaub ich 1600 Zyklen) kommt dann das erste Ergebnis hinten raus. Und dann auch pro Zyklus ein weiteres Sample. Dass heißt für eine 512 Elemente FFT braucht man
Latenzzeit + ( Sample * Zyklen/Sample )
Zyklen, um hinten ein komplettes Spektrum zu erhalten. Nagut, besser gesagt den Real und Imaginärteil des Spektrums. Verrechnen darf man das dan Selbst. (z.B. mit dem High Throughput Multiply)

FIFO
Ich hatte ja immer über die hohen Latenzen gejammert, die bei Target scoped FIFOs immer auftraten. Nun im Endeffekt haben sich diese nicht aufgelöst. Sondern ich habe einfach die Speichzerimplementierung gewechselt. Von Blockmemory auf Look-Up Table. Da gibts keine Latenzen und alles flutscht nur so. Über die Belegung auf dem FPGA habe ich mir zwar sorgen gemacht, doch mit der Optimierung, die der Compiler da macht passt am Ende doch alles, trotz 2Kanälen mit je 4048 Elemente FFT, Multiplizierer mit 5-Fach-Pipeline, und vielen, vielen Puffern zwischendurch. So ca. 4000 Elemente 16bit, 100 32bit und 50 64bit.

Schlussendlich ist es mir jetzt möglich ein Signal kontinuierlich mit einer FFT zu verarbeiten und das Spektrum auszuwerten bei bis zu 40 MHz.

PS: die Compilezeiten steigen bei großen Projekten rapide an. Gegen Ende hatte ich über 3 Stunden für ein Bitfile gebraucht.

Anzeige