FPGA-VI geändert - keine Verbindung mehr via Frontapanel

Hallo zusammen,

ich habe hier ein Projekt, in dem zwischen RT- und FPGA-VI mittels frontpanel communication Daten ausgetauscht werden. Nach einer kleinen Änderung des FPGA-VIs habe ich jetzt den Effekt, daß die Kommunikation gestört ist. Heißt, es werden keinerlei Werte mehr übertragen. Die Abfrage der Uhrzeit vom FPGA läuft jedoch, also prinzipiell "sprechen" die beiden noch miteinander.
Die Kompilierung lief fehlerlos... Habt Ihr einen Hinweis, in welche Richtung ich da mal forschen könnte? Die Änderung war lediglich auf eine simple Ergänzung auf FPGA-Seite. Mit der alten Bitmap gibt's weiterhin keine Probleme...

Grüße
Roland