INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

cRIO 9074 - FPGA, RT, Host Kommunikation



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

11.03.2013, 19:05
Beitrag #4

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: cRIO 9074 - FPGA, RT, Host Kommunikation
Offtopic2
(11.03.2013 18:24 )GerdW schrieb:  Und das der kleine cRIO nur einen 266MHz Prozessor hat? (Oder waren es 400MHz, bin zu faul zum nachgucken...)
Zur Klarstellung, 9074 hat einen 400 MHz Prozessor. Ein 9073 hat nur 266 MHz.

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
RE: cRIO 9074 - FPGA, RT, Host Kommunikation - jg - 11.03.2013 19:05

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Umwandlung von Ticks in Sec und Übertragung an Host derandyk 11 11.470 11.01.2019 14:12
Letzter Beitrag: GerdW
  RS485 Kommunikation auf FPGA Basis - cRio Nullstrom 8 10.670 02.12.2016 08:44
Letzter Beitrag: Nullstrom
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 7.992 26.10.2015 20:41
Letzter Beitrag: Felix777
  Datenübergabe parallele Schleifen FPGA cRIO Brainbug 0 5.930 16.09.2015 09:49
Letzter Beitrag: Brainbug
  Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen Rostra 9 10.563 18.06.2015 06:17
Letzter Beitrag: Rostra
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 13.339 17.03.2015 16:58
Letzter Beitrag: LauraP.

Gehe zu: