INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

FIFO in Abhängigkeit der verbleibenden Elemente im FIFO füllen



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

16.09.2013, 07:29
Beitrag #9

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: FIFO in Abhängigkeit der verbleibenden Elemente im FIFO füllen
(15.09.2013 22:39 )Mietzekatze schrieb:  Die Zahl sollte sich ändern, da ich auf der FPGA Seite Werte entnehme.
Die Zahl hat sich doch laut deinem Screenshot geändert. Direkt beim Schreiben kommt 16374 raus. FPGA entnimmt Elemente (auf FPGA-Seite). Im RT ist die Rückmeldung 16384.

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
30
Antwort schreiben 


Nachrichten in diesem Thema
RE: FIFO in Abhängigkeit der verbleibenden Elemente im FIFO füllen - jg - 16.09.2013 07:29

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 4.506 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 12.388 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 7.832 28.05.2018 20:16
Letzter Beitrag: jg
  unplausible Werte aus FIFO kwakz 2 7.439 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 13.484 08.09.2015 14:35
Letzter Beitrag: GerdW
  Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen Rostra 9 10.474 18.06.2015 06:17
Letzter Beitrag: Rostra

Gehe zu: