FIFO Datenverlust

Hallo B.,

Zitat:Und zwar schreibe ich auf FPGA Ebene nach auftreten eines bestimmten Ereignisses die nächsten 10 Werte in einen Host to Target FIFO.

Wo?
Ich sehen einen FIFO, der Timestamp-Werte getriggert von einem DIO0 bekommt. Und einen (den selben?) FIFO, der wieder gelesen wird. Dessen Werte werden dann in einem Array gesammelt - und zwar hier dann wohl 10 Werte.

Im RT-Host-VI wird lesend auf einen FIFO zugegriffen, wahrscheinlich den selben (?) wie im FPGA-VI. Ich sehe aber keinen Zugriff auf das Array mit den 10 Werten...

(Wenn das zugehörige Projekt fehlt, verliert man auch die FIFO-Zuordnungen etc. Es ist also schwerer, dein VI zu verstehen...)