IRQ wird überhaupt bestätigt?

HI cb,
ich erkläre dir wie ich verstanden habe, vielleicht liege ich falsch.
die Number of bytes wird von dem RT-vi durch die Länge des Strings an die for-Schleife ermittelt, die for-schleife schreibt die Daten von dem Puffer an dem Port, solange bis die Anzahl der Bytes erreicht wird.Dann setzt er Timed out flag, versucht er nicht das byte wieder zu schreiben?
oder direkt nach Timed out wird IRQ1 gesetzt?
Im Write-Vi ist aber anders, die daten werden auf dem FIFO geschoben, vergleicht die verbleibende leere Elemente im ersten FIFO mit einem leeren FIFO sozusagen, dann wird das IRQ1 bestätigt abschliessend mit IRQ-wait.wozu eigentlich diese invoke IRQ Wait? wird das zweite FIFO auf 0 gesetzt, um neue Aktion zu beginnen?

Den Sprung von FPGA auf RT verstehe ich nicht ganz genau. wenn du noch detaillierter noch erklärst würde mich sehr freuen.
Gruss