INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

FPGA FIFO - Oszilloscop



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

31.08.2015, 14:49
Beitrag #1

PxCE_HB Offline
LVF-Neueinsteiger


Beiträge: 8
Registriert seit: Aug 2015

2015
2015
DE


Deutschland
FPGA FIFO - Oszilloscop
Guten Tag LabVIEW Community,

ich versuche eine Art Oszilloskop zu bauen. Um nun die Messwerte zu puffern (wie der Ringspeicher eines digitalen Oszilloskops) habe ich mir überlegt ein FIFO zu nutzen, da ich die Messwerte sowieso aus dem FPGA Programm zum Host übertragen muss.
Nun plage ich mich mit dem FIFO in LabVIEW herum. Ich schreibe Werte von zwei AI-Modulen (NI 9223 & NI 9227) in ein FIFO. Die Wartezeit in dem FPGA Programm lässt sich einstellen (siehe Screenshot).
Anschließend möchte ich die Werte auf meinem Bildschirm ausgeben. Auch in dem Programm habe ich eine Wartezeit. Diese Wartezeit bestimme ich über die Wartezeit aus dem FPGA Programm multipliziert mit der Anzahl der Elemente die ich aus dem Array lesen möchte. Z.B. 3 µs Wartezeit im FPGA * 1000 Elemente aus FIFO lesen = 3 ms Wartezeit für das Host Programm (alle Werte müssen noch per Hand berechnet und eingestellt werden).
Dabei tritt allerdings schon ein Problem auf. Wenn ich 20 µs im FPGA warte und 100 Elemente aus dem FIFO lesen möchte muss ich demnach 2 ms Warten. Allerdings läuft dann der FIFO voll (bis zum überlauf). Aber warum können die Daten nicht schnell genug abgeholt werden?
Mache ich Grundsätzlich bei der Nutzung des FIFOs etwas falsch?
Kann ich die Verwendung des FIFOs umgehen indem ich die Werte über das Lese/Schreibe-Element übergebe und in dem Host Programm einen Ringspeicher baue?


Angehängte Datei(en) Thumbnail(s)
       
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
Antwort schreiben 


Nachrichten in diesem Thema
FPGA FIFO - Oszilloscop - PxCE_HB - 31.08.2015 14:49
RE: FPGA FIFO - Oszilloscop - GerdW - 31.08.2015, 15:17
RE: FPGA FIFO - Oszilloscop - GerdW - 01.09.2015, 13:05
RE: FPGA FIFO - Oszilloscop - PxCE_HB - 01.09.2015, 13:29
RE: FPGA FIFO - Oszilloscop - GerdW - 01.09.2015, 13:32
RE: FPGA FIFO - Oszilloscop - PxCE_HB - 01.09.2015, 13:48
RE: FPGA FIFO - Oszilloscop - GerdW - 01.09.2015, 13:54
RE: FPGA FIFO - Oszilloscop - PxCE_HB - 08.09.2015, 14:25
RE: FPGA FIFO - Oszilloscop - GerdW - 08.09.2015, 14:35

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 4.563 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 12.567 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 7.916 28.05.2018 20:16
Letzter Beitrag: jg
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 7.992 26.10.2015 20:41
Letzter Beitrag: Felix777
  unplausible Werte aus FIFO kwakz 2 7.504 28.09.2015 06:05
Letzter Beitrag: kwakz
  Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen Rostra 9 10.562 18.06.2015 06:17
Letzter Beitrag: Rostra

Gehe zu: