FPGA FIFO - Oszilloscop

Hallo PxCE,

Zitat:Wenn ich 20 µs im FPGA warte und 100 Elemente aus dem FIFO lesen möchte muss ich demnach 2 ms Warten. Allerdings läuft dann der FIFO voll (bis zum überlauf). Aber warum können die Daten nicht schnell genug abgeholt werden?

- Wie groß ist dein FIFO eingerichtet?
- Du hast bei der "Anzahl Elemente" beachtet, dass du zwei Kanäle abfragst und deshalb doppelt so viele Samples abfragen musst? (Also nicht 100 wie in deinem Beispiel, sondern 200?)
- Andere Vorgehensweise: im Host entweder nur eine kleine oder gar keine Wartezeit einrichten, dafür aber einfach die gewünschte Datenmenge abfragen. Das FIFO-Read sollte warten, bis die gewünschte Anzahl Samples im FIFO geschrieben wurde…

Zitat:Kann ich die Verwendung des FIFOs umgehen indem ich die Werte über das Lese/Schreibe-Element übergebe und in dem Host Programm einen Ringspeicher baue?

Ich glaube nicht, dein Host wird überhaupt nicht so schnell einzelne Samples über das FPGA.ReadControl abfragen können…