Drehzahlmessung im FPGA über IO

Hallo R.,

Zitat:Das eine Beispiel was ich gefunden habe funktioniert nicht, weil das aussieht als wäre es auf dem RT programmiert, wie ist es sonst möglich, das ein IO Modul in einer Zeitgescheuerten Schleife ist. Und dort ist auch ein CPU-Kern anzugeben, das geht nicht im FPGA.

Hast du das VI einfach mal auf deinem FPGA ausprobiert? Der IO-Zugriff ist doch ein FPGA-IO-Node…

Du kannst das Problem wie im gezeigten Snippet lösen: die Zeitdifferenz zwischen zwei Pulsen/Flanken bestimmen.
Ich mache das meist einfacher und zähle einfach die Anzahl der Schleifendurchläufe zwischen zwei steigenden Flanken. Im RT-Host wird diese Angabe dann skaliert (mit Anzahl Flanken pro Umdrehung und der vorgegebenen Zeit pro Iteration)…

Zitat:Später muss es für ingesammt 6 einfachen und 6 weiteren Motoren mit Signal A und B funktionieren (Gleichzeitig) und 6 weitere Flankenzälungen.

Du brauchst also ein (notfalls reentrantes) subVI für einfache Pulsgeber und ein weiteres für AB-Geber. Wie oft du die dann später benutzt, wird nur durch die FPGA-Größe eingeschränkt…