FPGA FIFO

(23.05.2018 15:48 )jg schrieb:  Brauchst du wirklich alle Digital-Events bzw. Werte im RT-Teil? Oder willst du schon irgendeine Auswertung im FPGA programmieren, z.B. eine Drehzahlauswertung bzw. -berechnung?

Es ist so: ich taste insgesamt 3 analoge Signale und 2 digitale Signale ab und 3 Analogsignale müssen ausgegeben werden.
Prinzipiell müsste nur eines der digitalen Eingangssignale mit 10kHz abgetastet werden. Die restlichen Signale sind unkritisch.
Mit eben diesem digitalen Eingangssignal taste ich die Zähne eines Zahnrades ab und bestimmt die Drehzahl. Zusätzlich soll ein oberer und unterer
Grenzwert dafür sorgen, dass mein Prüfstand abgeschaltet wird (mit dem Baustein Wertebereich).

Ansonsten ist so ein FIFO Target->Host eigentlich immer dasselbe. Du legst den Datentyp des FIFO fest, die Mindestgröße im FPGA (die Größe im RT-Teil kannst du programmatisch ändern), schiebst die Daten im FPGA in den FIFO und holst sie hoffentlich schnell genug im RT wieder ab.

(23.05.2018 15:48 )jg schrieb:  Achten musst du noch auf die max. Anzahl von DMA-FIFOs, bei einem 9074 sind das max. 3 Stück.

Heißt das, dass ich nur 3 Signale zwischen FIFO Target und FIFO Host austauschen kann? Ist es möglich nur einen Teil der Signale
auf dem FPGA zu empfange/senden und den Rest wie gewohnt mit der Scan Engine anzutasten?

fg Roli